記者許若茵／台北報導
隨著AI、高效能運算(HPC)及車用電子等應用快速發展，晶片朝高效能、多晶片(Chiplet)及異質整合架構發展，帶動先進封裝需求持續升溫。研調機構Counterpoint Research指出，全球扇出型面板級封裝(FOPLP)與玻璃基板封裝市場規模預計將由2024年的約6.5億美元，成長至2030年逾80億美元。群創憑藉在大尺寸面板製程、精密加工及量產經驗，繼Chip First與TGV技術布局後，首次發表Chip Last關鍵技術平台，且透過高密度異質整合(HIPoS)平台，與一站式面板級測試解決方案，實現快速量產。
群創董事長暨執行長洪進揚表示，「大尺寸面板結合先進封裝能提高材料利用率與單位產出，降低AI/HPC晶片尺寸放大帶來的成本壓力。未來將積極進行客戶認證並逐步導入量產，攜手產業夥伴拓展AI、HPC、光通訊、機器人及車用電子等高附加價值應用，為台灣半導體與先進封裝產業發展貢獻力量。」
群創首次對外發表Chip Last技術平台，且著重在核心Core作為高密度異質整合(HIPoS, Heterogeneous Integration Panel on Substrate)，結合多層重布線層(RDL)及內埋核心(Embedded Core)兩大疊構，藉由此結構串接先進封裝解決方案，進一步深化AI及高效運算市場布局。下一階段，群創將積極推進客戶驗證，預計於2027年下半年投入量產，積極切入AI、高效能運算等次世代先進封裝供應鏈。
為加速推動面板級封裝(FOPLP)研發量能，群創採用業界最大面板尺寸620x670mm規格，支援多層RDL的面板級封裝及CoPoS-L like先進封裝平台。藉由大尺寸面板大幅提升材料利用率與單位面積產出，有效降低AI/HPC晶片尺寸放大所帶來的成本壓力，且可提供線寬/線距(line/space)能力達到最小2/2µm，滿足日益複雜的多晶片整合需求。
除先進封裝技術外，群創亦針對Chip First製程開發出專屬的面板級測試(Panel Testing)解決方案。該方案具備量產驗證實績，可支援最高64顆晶片同步測試，減少探針移動與換片作業時間(Index Time)，使測試效率提升達50%~80%，有效降低測試成本與設備投資需求。同時，結合嚴謹完善的ESD防護機制與多溫區測試能力，可確保測試穩定性與品質，並兼顧量產良率。
此外，群創運用既有TFT廠房打造Move-in-Ready高規格生產線，協助客戶大幅縮短建置時程，加速產品上市(Time-to-Market)。同時，提供裸晶測試(Wafer Chip Probing)、封裝(Assembly)至成品測試(Final Testing)的一站式垂直整合服務，串聯測試與封裝製程，優化供應鏈流程，提升整體生產效率與成本效益。
「AI履歷健檢」看見自己優勢：https://campaign.1111.com.tw/resume-review/
更多科技工作請上科技專區：https://techplus.1111.com.tw/
—
本篇文章授權來源：科技島
